基于FPGA的UHF RFID阅读器基带处理电路设计

摘要：

本文介绍一种基于FPGA的UHF RFID阅读器基带处理电路的设计.该基带处理电路兼容EPC Class-1 Generation-2UHF RFID协议,内嵌了Nios Ⅱ软核嵌入式处理器.基带处理中的大部分操作,如CRC校验、PIE编码、ASK/PSK解调、FW0/Miller解码等由硬件实现,处理速度较快:而内嵌的处理器使得本设计对协议的支持更加灵活.本设计在Stratix IS25F780C5 FPGA平台上实现,能快速准确地完成RFID基带处理任务.

关键词： UHF RFID阅读器 基带处理电路 现场可编程门阵列 兼容EPC 嵌入式处理器

作者: 吕炳赞 潘剑侠 顾伟 马琪

作者单位: 杭州电子科技大学微电子CAD研究所,浙江,杭州,310018 UT斯达康宽带事业部,浙江,杭州,310051

会议类型: 国内会议

会议名称: 第十九届全国测控、计量、仪器仪表学术年会

会议地点: 桂林

会议语种:中文

页码: 609-613

在线出版日期: 2009-11-01（万方平台首次上网日期，不代表论文的发表时间）