运用VHDL实现数字信号处理

摘要：

本文在综合多种数字信号系统设计方式优缺点的基础上,重点介绍用VHDL”Very High Speed Integrated Circuit(VHSIC)Hardware Description Language”语言在硬件芯片FPGA/CPLD上进行数字信号处理,设计移位相加硬件乘法器,实现快速乘法功能,并以Altera公司的ACEX1K系列产品作为硬件,将Max+plusⅡ软件作为开发工具,进行设计编码、功能仿真和硬件测试.

关键词： 乘法器 硬件描述语言 数字信号处理 移位相加

作者: 刘玉钦 吴国强

作者单位: 中国人民解放军94647部队,福州,350026

会议类型: 国内会议

会议名称: 第十九届全国测控、计量、仪器仪表学术年会

会议地点: 桂林

会议语种:中文

页码: 145-148

在线出版日期: 2009-11-01（万方平台首次上网日期，不代表论文的发表时间）