运用VHDL实现数字信号处理
本文在综合多种数字信号系统设计方式优缺点的基础上,重点介绍用VHDL”Very High Speed Integrated Circuit(VHSIC)Hardware Description Language”语言在硬件芯片FPGA/CPLD上进行数字信号处理,设计移位相加硬件乘法器,实现快速乘法功能,并以Altera公司的ACEX1K系列产品作为硬件,将Max+plusⅡ软件作为开发工具,进行设计编码、功能仿真和硬件测试.
乘法器 硬件描述语言 数字信号处理 移位相加
刘玉钦 吴国强
中国人民解放军94647部队,福州,350026
国内会议
桂林
中文
145-148
2009-11-01(万方平台首次上网日期,不代表论文的发表时间)