集成电路中的片内时延测量技术

摘要：

随着工艺技术进入深亚微米时代，现代集成电路中对定时的要求变得越来越严格。时延缺陷对芯片的功能、性能和可靠性带来很大的影响，为了确保芯片的质量，非常有必要检测到它们。片内时延测量技术为芯片时廷的测试和调试提供了一种有效的手段，并且已经成为研究的热点。在本文当中，我们首先介绍了片内时延测量技术的基本概念和分类，然后介绍了几种高精度的采用数字方法实现的片内时延测量技术。最后，从时延测试向量所敏化的通路的角度，分析了片内时延测量的结果。

关键词： 时延测量 芯片调试 通路时延 集成电路

作者: 裴颂伟 李华伟 李晓维

作者单位: 中国科学院计算机系统结构重点实验室，北京 100190 中国科学院计算技术研究所，北京 100190 中国科学院研究生院，北京 100049 中国科学院计算机系统结构重点实验室，北京 100190 中国科学院计算技术研究所，北京 100190

会议类型: 国内会议

会议名称: 第十三届全国容错计算学术会议

会议地点: 海拉尔

会议语种:中文

页码: 505-510

在线出版日期: 2009-07-20（万方平台首次上网日期，不代表论文的发表时间）