基于片上多核的JPEG解码算法的FPGA实现

摘要：

在片上嵌入式多核处理器点对点架构上实现JPEG解码算法，通过各个处理器核并行执行JPEG解码算法，对各个处理器核需要完成任务的分解进行优化，建立专用数据通道来提高JPEG解码速度，并在FPGA上实现。实验结果表明，在四个NIOs Ⅱ嵌入式处理器核点对点架构上实现的JPEG图像解码速度是单处理器核解码速度的2.6倍。

关键词： 片上多核 解码算法 嵌入式处理器 解码速度

作者: 刘艳 张多利 杜高明 耿罗峰 温海华

作者单位: 合肥工业大学微电子设计研究所 中国兵器214研究所 合肥工业大学微电子设计研究所

会议类型: 国内会议

会议名称: 第七届中国通信集成电路技术与应用研讨会

会议地点: 上海

会议语种:中文

页码: 82-87

在线出版日期: 2009-07-15（万方平台首次上网日期，不代表论文的发表时间）