基于低成本FPGA的高精度DPWM设计与实现

摘要：

本文提出了一种在低成本FPGA上实现高精度DPWM的方法。该方法利用了FPGA中的锁相环PLL(PhaSe Locked Loop)的倍频相移功能，以及高频计数和比较模块。本文论述了各个模块的原理与实现方法，并采用Altera公司出品的低成本FPGA-Cyclone-Ⅱ，成功实现了开关频率为1MH2条件下的9位DPWM分辨率，其最小可调精度达到2ns。最后通过仿真及实验进行了验证。

关键词： DPWM设计 数字脉宽调制 现场可编程门阵列 锁相环 相移功能

作者: 陈志杰 陈宗祥 惠琪 葛芦生

作者单位: 安徽工业大学电力电子与电力传动重点实验室,马鞍山 243002

会议类型: 国内会议

会议名称: 中国电源学会第18届全国电源技术年会

会议地点: 厦门

会议语种:中文

页码: 390-392

在线出版日期: 2009-11-13（万方平台首次上网日期，不代表论文的发表时间）