2.5Gbps EoS中虚级联的VLSI实现

摘要：

虚级联技术是SDH和OTN中的关键技术之一，而利用VLSI来实现高速虚级联处理是十分必要的。本文首先介绍了2.5Gb/s EoS系统中虚级联的原理和VLSI总体实现架构，随后重点分析了在高速硬件设计中的难点并给出了相应的解决方案，主要是解决VLSI设计中的电路处理速度、仿真速度和设计规模问题，最后利用verilog语言进行了设计实现并通过FPGA验证了所设计的电路稳定可靠，其端口处理速率可达2.5Gb/s并且最大虚级联差分延时可达255ms。

关键词： 数据传输 虚级联技术 VLSI设计

作者: 朱齐雄

作者单位: 烽火通信科技股份有限公司,湖北 武汉 430074

会议类型: 国内会议

会议名称: 全国第14次光纤通信暨第15届集成光学学术会议

会议地点: 天津

会议语种:中文

页码: 194-196

在线出版日期: 2009-10-26（万方平台首次上网日期，不代表论文的发表时间）