基于System Generator的DDC设计开发
本文以数字下变频(DDC)为例，介绍了在Matlab/Simulink开发环境中，利用Xilinx公司提供的System Genetator模块库生成VHDL代码的FPGA顶层设计开发的完整流程。 文章首先简要介绍了基于模块化设计的FPGA开发流程的基本思想和步骤，然后通过顶层Simulink仿真和RTL级Modelsim仿真对DDC算法功能进行了验证.针对基于VERTEX-Ⅱ的开发板，利用System Generator提供的SBDBuilder编写了板级开发包(BSP)，并生成比特流文件下载到开发板对DDC算法进行硬件协同仿真。 文章通过对DDC的设计开发，阐明了System Generator作FPGA开发的完整流程，同时也说明了这种新的开发模式的快捷性和灵活性。
System Generator 协同仿真 DDC设计 数字下变频 FPGA顶层设计
郭兵辉 熊瑾煜 路友荣 李立忠
西南电子电信技术研究所 成都 610041
国内会议
上海
中文
271-273
2006-10-25（万方平台首次上网日期，不代表论文的发表时间）