一个LLVM变量值区分析Pass的实现
随着FPGA(field-programmable gate array)的广泛应用，软件硬件协同设计越来越多，系统的规模和复杂度也越来越高。设计人员进行行为级或算法级描述，由高层次综合ESL(electronic-system-level) 工具从C/C++等高级语言产生高质量的VHDL RTL代码具有重要意义。不同于软件的是FPGA可用资源有限，高级语言用于硬件设计无法容易的指定数据通路和功能单元的位宽，编译器如何有效减少数据路径和功能单元占用的位宽显得非常重要。本文介绍一种变量值区分析方法在LLVM(Low Level Virtual Machine)编译系统上的实现。
变量值区分析法 编译系统 现场可编程门阵列 硬件设计 数据通路
蔡伟 李挥 吴元华
北京大学深圳研究生院,广东深圳 518055 北京大学深圳研究生院,广东深圳 5180551
国内会议
杭州
中文
1-5
2009-10-27（万方平台首次上网日期，不代表论文的发表时间）