用于静电保护的高压LDMOS器件优化方法的研究
如何在尽可能小的面积上设计既满足静电保护要求又没有栓锁风险的保护器件一直是高压工艺的难题。由于面积和开发的难易上的考虑，LDMOS 是最多被采用的器件。但其在TLP(传输线脉冲)测试中的二次触发机理没有得到清晰的解释，而这对静电保护LDMOS 器件的设计优化是很重要的。本文通过器件的 TCAD（计算机辅助设计技术）仿真，TLP 测试及FA 结果，分析作为ESD 保护器件的高压LDMOS 在静电保护中的运作机制，提出该类器件的静电放电模型。基于该模型，静电保护LDMOS 器件的ESD 性能优化得到验证。
静电保护 器件优化 栓锁风险 二次触发机理 计算机辅助设计 横向扩散金属氧化物半导体
高翔 苏庆 徐向明
上海华虹NEC 电子有限公司,上海 201206
国内会议
杭州
中文
1-5
2009-10-27（万方平台首次上网日期，不代表论文的发表时间）