MULTIBUS总线存储器模块设计应用

摘要：

本文介绍了基于CPLD器件应用的MULTIBUS 总线存储器模块设计过程。运用CPLD可编程逻辑器件的技术，实现模块的多总线、局部总线、双口SRAM的控制逻辑，简少了中小规模集成电路器件的数量、外部线路和结构，易于修改和调试，并提高了模块的可靠性。为多总线模块的升级及优化设计提出了较好的方法。

关键词： 多总线模块 存储器 模块设计

作者: 黄睿芳 张鑫磊

作者单位: 中国船舶重工集团公司江苏自动化研究所,江苏 连云港 222006

会议类型: 国内会议

会议名称: 2008江苏省自动化学会学术年会

会议地点: 南京

会议语种:中文

页码: 247-251

在线出版日期: 2008-11-01（万方平台首次上网日期，不代表论文的发表时间）