基于FPGA的高速数据采集系统的设计

摘要：

本设计采用了以FPGA作为主控逻辑模块，从而实现了数据的硬件采集。设计中采用了自顶向下的方法，并将FPGA依据功能划分为几个模块，详细介绍了各个模块的设计方法和功能。FPGA模块设计采用VHDL语言，在Quartus Ⅱ中实现了软件的设计和仿真。整个系统可以实现6路最大工作频率是40kHz的模拟信号的采集和6路内部通信信号以实现自检的功能。

关键词： 现场可编程门阵列 VHDL语言 高速数据采集 模块设计 系统功能 模拟信号

作者: 周军 李广波 董强

作者单位: 东北电力大学,吉林省 吉林市 132012

会议类型: 国内会议

会议名称: 中国电机工程学会第十届青年学术会议

会议地点: 吉林

会议语种:中文

页码: 1-4

在线出版日期: 2008-09-11（万方平台首次上网日期，不代表论文的发表时间）