基于FPGA的数字时钟的设计

摘要：

在Quartus　Ⅱ开发环境下，用Verilog HDL硬件描述语言设计了一个可以在FPGA芯片上实现的数字时钟.通过将设计代码下载到FPGA的开发平台Altera DE2开发板上进行了功能验证.由于数字时钟的通用性及Verilog HDL语言的可移植性，冈此本数字时钟可直接应用于各种不同系列的FPGA芯片的设计中。

关键词： 数字时钟 硬件描述语言 功能验证 芯片设计 现场可编程门阵列

作者: 薛晓军 许江淳 李玉惠 李勃 刘国贺

作者单位: 昆明理工大学信息工程与自动化学院，云南 昆明 650051

会议类型: 国内会议

会议名称: 2009年西南三省一市自动化与仪器仪表学术年会

会议地点: 昆明

会议语种:中文

页码: 43-45,66

在线出版日期: 2009-07-17（万方平台首次上网日期，不代表论文的发表时间）