SystemVerilog基于断言的验证技术

摘要：

在需要重新流片的芯片中，有80％的案例是因为逻辑设计中存在功能性缺陷。这些缺陷可能是由于验证没有覆盖到边界情况导致的。Systcm Verilog基于断言的验证技术是一种将断言、功能覆盖率和形式化模型检查相结合的验证技术，它超越了基于仿真的验证，提高了验证的可观察性和设计的可控性。

关键词： System Verilog 断言验证技术 逻辑模型 芯片设计 功能覆盖率

作者: 徐栋磊

作者单位: 西南交通大学信息科学与技术学院，四川 成都 610031

会议类型: 国内会议

会议名称: 2006年全国信息、电子与控制技术学术会议(IECT”2006)

会议地点: 成都

会议语种:中文

页码: 161-163

在线出版日期: 2006-09-28（万方平台首次上网日期，不代表论文的发表时间）