应用VHDL提高RAM设计的灵活性

摘要：

本文针对应用可编程逻辑器件设计RAM时存在的资源浪费的问题，以一个具体实例展示了如何应用VHDL语言提高RAM设计的灵活性和可移植性，从而提高工程设计的效率.

关键词： VHDL技术 可编程逻辑器件 RAM设计

作者: 韩菊

作者单位: 装甲兵工程学院控制工程系，北京，100072

会议类型: 国内会议

会议名称: 2009年系统仿真技术及其应用学术会议(CCSSTA”2009)

会议地点: 合肥

会议语种:中文

页码: 706-707

在线出版日期: 2009-08-01（万方平台首次上网日期，不代表论文的发表时间）