基于FPGA的可重构测速模块设计

摘要：

光电编码器以其高精度和高可靠性而被广泛用于各种位移、角度测量的场合.已经有很测量的方法出现。本文针提出一种嵌入式系统可重构系统设计的方法,把光电编码器测速检测作为模块嵌入在系统中.并且基于这种方法设计了一个控制系统,充分利用了FPGA的高速可重构的特性.最后给出了一些FPGA的仿真结果验证.

关键词： 光电编码器 嵌入式系统 FPGA芯片 测速模块 可重构设计

作者: 朱光磊 和敬涵

作者单位: 北京交通大学电气学院 北京 100044

会议类型: 国内会议

会议名称: 中国电工技术学会2004年(第一届)电工技术前沿问题学术论坛

会议地点: 北京

会议语种:中文

页码: 181-184

在线出版日期: 2004-11-14（万方平台首次上网日期，不代表论文的发表时间）