会议专题

高速串行桥接芯片的设计

I/O接口的带宽可以通过提高频率或数据宽度来达到,并行接口由于其自身的限制如码间干扰、信号偏移、直流偏置等而难以实施。而高速的串行接口则采用了嵌入式时钟、点对点连接、低压差分信号模式和数据编码等技术,可获得上千兆的传输频率和更远的传输距离,从而成为了国际上新的互连接口发展方向。串行ATA接口协议在软件层上与并行ATA协议兼容,但由于它采用的是时钟嵌入的串行接口,传输率得到了大大地提高。本文将比较并行ATA接口协议与串行ATA接口协议的差异,并将简单介绍串行ATA接口协议的分层模型,最后将介绍高速串行ATA总线控制芯片的系统设计,并给出此芯片的一些性能测试指标。

桥接芯片 片上系统 芯片设计 数据宽度 串行接口 数据编码 传输距离

程维 谭振华 高晓兴 常桂然

东北大学软件学院,沈阳 110004

国内会议

2008年中国信息技术与应用学术论坛

成都

中文

86-87,90

2008-04-01(万方平台首次上网日期,不代表论文的发表时间)