一种增强超深亚微米集成电路测试质量和抑制测试代价增长趋势的方法
增强测试质量和抑制测试代价是超深亚微米集成电路测试及可测性设计领域的两个研究主题。这篇论文介绍了一个面向多种故障模型的超深亚微米集成电路测试及可测性设计解决方案。该方案通过一个包含了Stuck-at故障测试、Delay故障测试和Delta-IDDQ测试在内的测试集来提高超深亚微米集成电路的测试质量，同时利用一种减少Stuck-at故障测试向量的策略来抑制测试代价的增长趋势。论文还介绍了该方案在一个0.18μm工艺微处理器设计中的应用实例。
可测性设计 故障覆盖率 自动测试生成 缺陷级别 集成电路 电路测试 测试质量
杜俊 赵元富 于立新
北京微电子技术研究所 北京市9243信箱,100076
国内会议
广西北海
中文
835-839
2005-12-06（万方平台首次上网日期，不代表论文的发表时间）