一种新型阶梯变掺杂的双栅SOI LDMOS
本文提出一种具有不对称双栅并在漂移区采用阶梯变掺杂的SOI LDMOS器件结构(Asymnetrical Double Gate SOI LDMOS With step profile，AsDG SOI LDMOS)，埋入P-body区之下的栅电极可以改善器件导通时电子的流通路径并在反向耐压时改善表面场分布，同时在漂移区采用阶梯变掺杂，因此可以有效提高器件的击穿电压并降低器件的比导通电阻。通过二维数值仿真软件脏DICI对器件的埋栅电极、漏电极、漂移区掺杂浓度比例等进行优化设计，结果表明，相对于常规SOILDMOS，该结构击穿电压上升了35.2％，同时比导通电阻下降了35.1％。
击穿电压 导通电阻 数值仿真 埋栅电极 漏电极 优化设计
张伟 顾晶晶 黄兴 罗小蓉 廖红 傅达平 高唤梅 李航标
电子科技大学电子薄膜与集成器件国家重点实验室 成都 610054 复旦大学专用集成电路和系统国家重点实验室 上海 200433
国内会议
成都
中文
72-75
2008-12-01（万方平台首次上网日期，不代表论文的发表时间）