深亚微米CMOS闩锁效应分析及预防

摘要：

随着器件特征尺寸越来越小，CMOS集成电路的闩锁效应越来越显著。本文根据P衬底N阱工艺中的四端pnpn结构，详细地解释了闩锁效应的形成机理.介绍了在集成电路设计和版图方面如何采用有效的措施来避免、降低甚至消除闩锁效应的形成，这是深亚微米CMOS高速电路实现的基本保障。

关键词： 闩锁效应 保护环 集成电路 电路设计 版图设计 高速电路

作者: 张艳艳

作者单位: 电子科技大学电子薄膜与集成器件国家重点实验室 成都 610054

会议类型: 国内会议

会议名称: 四川省电子学会半导体与集成技术专委会2008年度学术年会

会议地点: 成都

会议语种:中文

页码: 156-159

在线出版日期: 2008-12-01（万方平台首次上网日期，不代表论文的发表时间）