DDR2内存控制器指令重排技术的研究

摘要：

DDR2内存不能直接识别主端口的请求命令，必须经由内存控制器处理后才能执行。而请求并不一定按顺序发布。内存在处理这些命令操作时存在多余的时序耗费，导致总线利用率很低，这对高速的DDR2内存来说是非常不利的。但如果请求命令具有一定顺序的话，DDR2内存总线将获得极高的利用率。因此，本文对如何把主端口发布的请求命令在内存执行前进行调度和重新排序进行了研究。

关键词： 预加电 指令重排 内存控制器 总线利用率 请求命令

作者: 张永志 宋宇鲲

作者单位: 合肥工业大学 微电子设计研究所,安徽省 合肥市 230009

会议类型: 国内会议

会议名称: 第十三届全国青年通信学术会议

会议地点: 山东烟台

会议语种:中文

页码: 30-33

在线出版日期: 2008-10-31（万方平台首次上网日期，不代表论文的发表时间）