基于便签式存储器的SoC多处理器访存结构设计与实现

摘要：

协处理器访存与多核通信极大地影响着多处理器SoC系统的性能。 本文面向“一个RISC主处理器核+几个专用协处理器核”的计算密集型SOC，在基于便签式存储器的多处理器存储层次结构中，设计并实现了一种以执行命令方式来完成大块数据传输的高效访存控制部件。实验结果表明，本文提出的访存结构设计具有传输效率高、实现开销小的特点，并且对同类SoC系统.本设计具有良好的适用性。

关键词： 便签式存储器 多处理器 系统级芯片 访存结构 多核通信

作者: 刘磊

作者单位: 国防科技大学计算机学院 410073

会议类型: 国内会议

会议名称: 第十三届全国青年通信学术会议

会议地点: 山东烟台

会议语种:中文

页码: 43-46

在线出版日期: 2008-10-31（万方平台首次上网日期，不代表论文的发表时间）