SRAM型FPGA的可测性设计技术研究

摘要：

本文在分析FPGA器件的基本结构和故障模型的基础上，针对不同规模的FPGA芯片，提出了CLB模块的一维级连阵列、CLB内建自测试和互连资源内建自测试等可测性设计方法，在提高了测试覆盖率的同时，还优化了测试程序和控制了测试代价的增长。上述方法在FPGA的实际测试中获得了成功验证。

关键词： 可测性设计 FPGA器件 内建自测试 故障模型

作者: 陈雷 周涛 文治平 张帆 尚祖宾 姜爽

作者单位: 中国航天时代电子公司第772 所，北京，100076

会议类型: 国内会议

会议名称: 中国兵工学会第十四届测试技术年会暨中国高等教育学会第二届仪器科学及测控技术年会

会议地点: 吉林延吉

会议语种:中文

页码: 1-5

在线出版日期: 2008-07-22（万方平台首次上网日期，不代表论文的发表时间）