基于FPGA总线传输的设计

摘要：

本文通过分析传统的总线数据传输的特点，介绍了一种运用FPGA对总线的传输进行控制的新方法。这种方法利用FPGA内部的DLL模块在系统时钟的上升沿和下降沿触发总线传输，从而提高了总线传输的速度；本文对控制总线传输的方法进行了详细的阐述，并详细描述双沿触发总线传输的工作时序。实际运用结果表明了该方法的正确性，也证明了该总线的稳定性和可靠性。

关键词： 总线数据传输 延时锁相环 同步控制 FPGA DLL模块

作者: 仝晓刚 秦丽 焦新泉

作者单位: 中北大学电子测试技术国家重点实验室，山西太原030051

会议类型: 国内会议

会议名称: 中国兵工学会第十四届测试技术年会暨中国高等教育学会第二届仪器科学及测控技术年会

会议地点: 吉林延吉

会议语种:中文

页码: 1-5

在线出版日期: 2008-07-22（万方平台首次上网日期，不代表论文的发表时间）