一种新的64位加法器的研究与设计

摘要：

本文首先介绍了常用并行加法器的设计方法，并在此基础上采用带进位强度的跳跃进位和三级超前进位加法器相结合，通过逻辑综合和布局布线设计出了一个新的64位加法器。分析和比较表明，该加法器不仅速度快于超前进位加法器，而且面积也小于超前进位加法器。

关键词： 进位强度 加法器 设计方法

作者: 安印龙 赵宁

作者单位: 中国航天时代电子公司微电子技术研究部西安分部

会议类型: 国内会议

会议名称: 中国航天时代电子公司第一届学术交流会

会议地点: 北京

会议语种:中文

页码: 96-101

在线出版日期: 2004-07-01（万方平台首次上网日期，不代表论文的发表时间）