一种用于LVDS的高速低功耗8位并串转换器

摘要：

本文基于1.8V 0.18μm CMOS标准工艺设计了一种应用于LVDS(Low Voltage Differential Signaling)的高速低功耗8位并串转换器，融合了并行结构和树型结构的优点,半频时钟驱动,最高输出速率≥2Gb/s，速率为2Gbps时功耗为140μW,抖动21ps。

关键词： 集成电路 并串转换器 芯片设计 芯片功耗

作者: 卞振鹏 姚若河 郑学仁 胡雄峰

作者单位: 华南理工大学 微电子研究所,广州 510640

会议类型: 国内会议

会议名称: 中国电子学会第十四届青年学术年会

会议地点: 广州

会议语种:中文

页码: 213-217

在线出版日期: 2008-09-01（万方平台首次上网日期，不代表论文的发表时间）