DX加法与分支模块的全定制设计

摘要：

SADD和BDEC是加法与分支模块实现的两条关键指令.本文针对SADD指令操作复杂、延时大的问题,通过变换逻辑、改造加法器和使用低阈值减小了关键路径的延时.针对BDEC指令的自减操作,设计了减1器.完成了整个模块的电路和版图设计,版图面积为7,500um2,最长路径的延时为800ps,功耗为4.766mw.

关键词： 全定制设计 电路设计 版图设计 加法器 减法器

作者: 晋灿灿 李振涛 陈书明

作者单位: 国防科技大学计算机学院 长沙 410073

会议类型: 国内会议

会议名称: 第十二届计算机工程与工艺全国学术年会(NCCET”08)

会议地点: 呼和浩特

会议语种:中文

页码: 396-399

在线出版日期: 2008-08-01（万方平台首次上网日期，不代表论文的发表时间）