高频存储器测试芯片设计

摘要：

本文提出了一种高频存储器测试专用的扫描测试电路结构,该结构采用串行扫入数据,并行运算,串行扫出结果的流程,其中可调节的高频时钟,可以更精确地测试电路的工作频率。采用130nm CMOS工艺全定制设计实现了一种面积为1084×627.4μm2,主频达到600MHz的存储器测试芯片,模拟测试表明,该测试芯片能够准确验证存储器的性能.

关键词： 高频存储器 测试芯片 描测试电路 电路结构 电路设计

作者: 韩园园 李振涛 陈吉华 刘客 吕韬

作者单位: 国防科技大学计算机学院 长沙 410073

会议类型: 国内会议

会议名称: 第十二届计算机工程与工艺全国学术年会(NCCET”08)

会议地点: 呼和浩特

会议语种:中文

页码: 347-350

在线出版日期: 2008-08-01（万方平台首次上网日期，不代表论文的发表时间）