一种可配置Viterbi译码器的FPGA实现

摘要：

本文用寄存器交换法实现了Viterbi译码,并用Verilog硬件描述语言具体设计实现,在很多细节上做了优化和改进,译码速率大大增加.为了适应各种情况,很多参数在编译前可配置.分别利用ModelSim 6.0和XilinxISE9.1i软件进行仿真和综合,译码器的最大数据输出频率可达近200MHz.利用Haps板在真实系统中进行测试,实验结果表明,该体系结构,降低了误码率以及译码器实现的复杂度,切实可行.

关键词： 译码器 Viterbi译码 卷积编码 寄存器交换法 误码率

作者: 张普珩 李宗伯 张波涛

作者单位: 国防科技大学计算机学院 长沙 410073

会议类型: 国内会议

会议名称: 第十二届计算机工程与工艺全国学术年会(NCCET”08)

会议地点: 呼和浩特

会议语种:中文

页码: 341-344

在线出版日期: 2008-08-01（万方平台首次上网日期，不代表论文的发表时间）