自定时SRAM的功耗与性能优化

摘要：

本文分析了SRAM的自定时技术,在确定敏感放大器最小工作电压的基础上,对一个128Kb SRAM的时序电路进行了结构上的优化.通过减小住线放电时间并降低位线上的电压摆幅,SRAM功耗降低了25.5％,延时减小了31％.

关键词： 高速缓存 SRAM 自定时 功耗 性能优化 时序电路

作者: 吕韬 李振涛 许邦建 唐金栋

作者单位: 国防科技大学计算机学院,湖南 长沙 410073

会议类型: 国内会议

会议名称: 第十二届计算机工程与工艺全国学术年会(NCCET”08)

会议地点: 呼和浩特

会议语种:中文

页码: 325-328

在线出版日期: 2008-08-01（万方平台首次上网日期，不代表论文的发表时间）