DVB-S2中BCH码译码器的FPGA设计与实现

摘要：

本文以宽带多媒体卫星为应用背景,针对符合DVB-S2标准的卫星接收机中BCH译码器的功能需求,采用BM迭代译码算法设计了参数可配置的二进制BCH码译码器.使用Verilog语言时所设计的译码器进行了实现,并进行了功能仿真.译码器以流水方式工作,译码输入数据速率可达223Mbps(Virtex-Ⅱ Pro),性能符合DVB-S2的应用需求.

关键词： 译码器 BCH码 BM迭代译码算法 卫星接收机

作者: 马宏强 陈旭灿

作者单位: 国防科技大学计算机学院 长沙 410073

会议类型: 国内会议

会议名称: 第十二届计算机工程与工艺全国学术年会(NCCET”08)

会议地点: 呼和浩特

会议语种:中文

页码: 317-320

在线出版日期: 2008-08-01（万方平台首次上网日期，不代表论文的发表时间）