RS(244,212)译码器设计与实现

摘要：

本文根据低复杂度位并行体系结构多项式有限域乘法器原理,设计并优化了GF(28)域通用乘法器及固定因子乘法器,该乘法器有效降低了硬件功耗、提高了译码速度.采用BM算法、钱搜索和Forney算法原理和三级流水线结构技术,完成了译码器的FPGA实现,用Xilinx公司的Virtex Ⅱ XC2V6000进行了综合,结果表明最大时钟频率116.5MHz,最大速率931.5 Mbps,占用2090个Slice.

关键词： RS译码器 乘法器 Forney算法 结构设计

作者: 巩绪明 陈吉华 张波涛 马宏强 刘衡竹

作者单位: 国防科技大学计算机学院 长沙 410073

会议类型: 国内会议

会议名称: 第十二届计算机工程与工艺全国学术年会(NCCET”08)

会议地点: 呼和浩特

会议语种:中文

页码: 313-316

在线出版日期: 2008-08-01（万方平台首次上网日期，不代表论文的发表时间）