600MHz 16位SIMD乘法器设计
为了提高多媒体数据的处理能力,高性能DSP普遍引入了SIMD技术.作为DSP重要组成部分的乘法器也必须具备这一功能.本文以传统乘法器设计为基础,通过减少部分积个数,采用有限符号位扩展,统一部分积阵列结构等技术,极大地降低了SIMD实现的复杂度.以4-2压缩器和5-2压缩器为主的压缩阵列进一步提高了性能.在0.13μm工艺下,混合使用互补型静态CMOS与传输管逻辑,对关键电路的实现和结构进行优化,该两站流水的16位SIMD乘法器能够同时完成1个16×16或2个8×8的乘法运算,并稳定工作在600MHz.
乘法器 SIMD技术 有限符号位扩展 统一部分积阵列 压缩器 乘法运算 结构设计
杨强 李振涛 李少青
国防科技大学计算机学院 长沙 410073
国内会议
呼和浩特
中文
302-303
2008-08-01（万方平台首次上网日期，不代表论文的发表时间）