基于乘加融合的浮点加法算法研究

摘要：

目前很多处理器的FPU都开始以MAF为基础,这种结构使得乘加运算的延迟和精度都有很大改善,但是基于这种结构的加法或者乘法运算的延迟却比单独的加法器或者乘法器的延迟要高,本文介绍了浮点加法器的几种优化方法,并给出了一种基于MAF单元的加法算法,在MAF运算延迟基本不变的情况下,提高了加法运算的速度.

关键词： 加法器 浮点加法算法 进位合并 浮点加法 乘加融合

作者: 李秋亮 徐炜遐 黎铁军 钟正

作者单位: 国防科技大学计算机学院 长沙 410073

会议类型: 国内会议

会议名称: 第十二届计算机工程与工艺全国学术年会(NCCET”08)

会议地点: 呼和浩特

会议语种:中文

页码: 294-297

在线出版日期: 2008-08-01（万方平台首次上网日期，不代表论文的发表时间）