DVB-S2中LDPC编码器的设计与实现
本文针对宽带多媒体通信卫星的需求,设计并实现了一种基于FPGA的符合DVB-S2标准的可配置LDPC码编码器.设计的编码器主要特点有:利用FPGA中的Block-RAM分组存储校验比特,每组深度为15;采用部分并行的方式完成校验比特的计算,在保证吞吐率的同时减少编码器的面积;通过模式配置RAM的方式保存DVB-S2标准中的所有21种编码模式所需的校验矩阵,实现编码的可配置特性。用Verilog语言实现了所设计的编码器,在Virtex-4下对编码器进行综合,综合频率可达199.481MHz,能满足DVB-S2的应用需求.
编码器 LDPC码 DVB-S2标准 结构设计
刘冬培 陈旭灿
国防科技大学计算机学院 长沙 410073
国内会议
呼和浩特
中文
273-275,281
2008-08-01（万方平台首次上网日期，不代表论文的发表时间）