同步数字集成电路中时钟网络功耗模型的研究

摘要：

时钟子系统的功耗研究和优化是微处理器低功耗设计中的一个非常关键的问题。本文从同步数字集成电路中时钟网络的各组成部件入手,研究了时钟网络的功耗模型,并深入分析了同步系统中时钟系统的功耗特性。

关键词： 同步数字集成电路 时钟网络 动态功耗 漏流功耗

作者: 冀蓉 曾献君 张峻峰

作者单位: 国防科技大学计算机学院, 长沙 410073 西安卫星测控中心, 西安 714000 国防科技大学计算机学院, 长沙 410073 西安卫星测控中心, 西安 714000

会议类型: 国内会议

会议名称: 第十二届计算机工程与工艺全国学术年会(NCCET”08)

会议地点: 呼和浩特

会议语种:中文

页码: 265-268

在线出版日期: 2008-08-01（万方平台首次上网日期，不代表论文的发表时间）