设计加固SRAM单元在VDSM工艺下的性能评估

摘要：

本文详细分析了前人提出的6种设计加固SRAM单元电路,在合理设计电路晶体管尺寸的基础上,利用SPICE电路模拟手段,比较了6种单元在SMIC 0.18μm工艺典型条件和最坏条件下的性能,找出了一种适用于VDSM工艺下大容量抗辐照加固cache设计的单元电路.

关键词： SRAM单元电路 电路模拟 超深亚微米 VDSM工艺 抗辐照加固 电路设计

作者: 梁斌 陈书明 孙永节 刘征

作者单位: 国防科技大学计算机学院,湖南 长沙 410073

会议类型: 国内会议

会议名称: 第十二届计算机工程与工艺全国学术年会(NCCET”08)

会议地点: 呼和浩特

会议语种:中文

页码: 73-74

在线出版日期: 2008-08-01（万方平台首次上网日期，不代表论文的发表时间）