占空比调节器的设计与实现
本文基于半速率时钟传输的CDR(Clock and Data Recovery)电路,在时钟的上升沿和下降沿同时采样数据,因此要求时钟信号的占空比达到50％,本文在互补相位占空比调节器的基础上进行改进,设计实现了一种新的占空比调节器(Duty Cycle Corrector)电路.版图模拟结果显示,在输入信号的占空比从40％-60％变化时,经过调节器后可获得占空比为50％±0.5％的互补时钟信号,可以有效地降低CDR电路的输出时钟抖动.
调节器 占空比 CDR电路 结构设计 时钟信号 互补相位
李华 钟正 方粮 何小威
国防科技大学计算机学院 长沙 410073
国内会议
呼和浩特
中文
64-66
2008-08-01（万方平台首次上网日期，不代表论文的发表时间）