对电源电压不敏感的环路振荡器的设计
在PLL,CDR和环路振荡器等应用中,电源电压抖动对产生精确的时钟有很大的影响.本文在0.13μm CMOS 工艺下,采用四管稳定延迟单元实现对电源电压不敏感的环路振荡器,它能产生稳定的时钟.通过HSPICE模拟,在1.2v电源电压中加入正负10％的抖动,振荡器可以稳定工作在2.5GHz,其周期抖动在正负10ps内,周期随电源电压变化的敏感度为54.2ps/v,同基本反向器构成环路振荡器相比,减小了79％,同时总体功耗为9mw,比传统方法实现的振荡器功耗降低。
环路振荡器 结构设计 电源电压 周期抖动
白创 赵振宇 张民选 丁军峰
国防科技大学计算机学院 长沙 410073
国内会议
呼和浩特
中文
60-63
2008-08-01（万方平台首次上网日期，不代表论文的发表时间）