异构多处理器体系下缓冲机制研究

摘要：

嵌入式处理器不仅广泛应用于各种智能仪器中,而且作为控制接口板卡插入到PC机,形成了异构的多处理器系统.本文主要研究异构处理器间的缓冲技术,并针对PC-ARM之间的通讯问题,提出采用双端口RAM作为异构处理器间的缓冲机制.在阐述了双端口RAM的基本原理和双端口RAM的总线争用解决方案后,提出了异构处理器间双端口RAM缓冲模型,并给出了成功应用案例.在应用案例中,给出了双端口RAM缓冲区的区域划分方法——循环缓冲区法和二级缓冲——FIFO对列实现技术.

关键词： 缓冲机制 缓冲区 异构处理器

作者: 张功萱 王平立 何广生

作者单位: 南京理工大学计算机学院,江苏 南京 210094

会议类型: 国内会议

会议名称: 2008年中国计算机学会体系结构专委会学术年会(ACA”08)

会议地点: 南京

会议语种:中文

页码: 69-72,75

在线出版日期: 2008-11-05（万方平台首次上网日期，不代表论文的发表时间）