一种多核SoC片间互连桥接模块的设计与实现
随着应用需求的不断增长和工艺技术的发展,单核DSP处理能力已不能满足如3G移动通信、数字消费类电子和智慧控制设备等特定应用领域的运算需求,多核DSP逐渐成为业界研究的热点并得到广泛推广和应用。QDSP是自行研制的一款多核DSP SoC系统,本文针对该系统中的片间互连异步桥接模块进行了设计实现,其功能是完成Qlink协议与片间高速PCI Express协议之间的报文转换,其中采用异步fifo结构解决跨时钟域问题。采用0.13μm工艺单元库实现,桥接模块面积为0.12μm2,片间互连模块总面积0.65μm2,片间数据传输有效带宽可达1.63Gb/s.
多核SoC 片间互连 模块设计
尹亚明 陈书明 刘必慰
国防科技大学计算机学院,湖南 长沙 410073
国内会议
2008年中国计算机学会体系结构专委会学术年会(ACA”08)
南京
中文
14-17,40
2008-11-05（万方平台首次上网日期，不代表论文的发表时间）