单精度浮点数开方算法设计及FPGA实现

摘要：

由于工控以及消费类电子产品等对CPU(Central ProcessingUnit)的运算速度以及功耗提出了越来越苛刻的要求,算法的硬件化实现成为一种趋势．然而浮点开方算法的相对复杂直接导致了其实现电路的复杂性及提高运算速度的难度.本文基于整数平方中值定理对浮点开方进行了算法研究,并用Verilog HDL语言在Ahera公司的FPGA器件上实现了该算法,实验结果表明,该算法具有运算速度快和占用资源少的优点,具有较好的实用价值.

关键词： 浮点开方 中值定理 现场可编程门阵列 开方算法

作者: 王松 林杰 徐国栋

作者单位: 哈尔滨工业大学卫星技术研究所,哈尔滨 150080

会议类型: 国内会议

会议名称: 2008年中国空间科学学会空间机电与空间光学专业委员会学术年会

会议地点: 兰州

会议语种:中文

页码: 217-221

在线出版日期: 2008-10-01（万方平台首次上网日期，不代表论文的发表时间）