基于CSL架构的低功耗CMOS环型振荡器的设计

摘要：

该文设计了一种基于电流控制逻辑架构的1.8GHz低功耗环型压控振荡器,分析了p型电流控制逻辑,并作为环振的延迟单元.该环型振荡器采用SMIC 0.18μm CMOS工艺实现.在1.8V电压下,具有大于1GHz的调谐范围,相位噪声为-96.4dBc/Hz@3MHz,功耗是1.40mW.与其他已报道的类似结构相比,该设计具有更好的性能.

关键词： 环型压控振荡器 电流控制逻辑 CSL架构

作者: 周海峰 韩雁

作者单位: 浙江大学微电子与光电子研究所,浙江,杭州,310027

会议类型: 国内会议

会议名称: 浙江省电子学会2007年学术年会

会议地点: 杭州

会议语种:中文

页码: 34-38

在线出版日期: 2007-11-03（万方平台首次上网日期，不代表论文的发表时间）