高速A/D转换器的数字电路设计

摘要：

介绍用于高速高分辨率流水线结构的模数转换器的数字电路.该数字电路包括时钟发生器和数字校正电路.时钟发生器产生采用的是两路延迟单元负反馈得到;数字校正电路采用改进的流水线操作方式,以期达到减少延迟单元,节省硬件功耗,降低误差操作.该数字电路在0.6μmCMOS工艺中能满足高速ADC的时序要求,并对各级输出的数据在同步时钟的控制下进行加法运算,最终将输入的模拟信号转换成数字信号输出.

关键词： 模数转换器 高速A/D转换器 数字电路 时钟发生器 数字校正电路 电路设计

作者: 朱芸 郭裕顺

作者单位: 杭州电子科技大学电子信息学院,浙江,杭州,310018

会议类型: 国内会议

会议名称: 浙江省电子学会2007年学术年会

会议地点: 杭州

会议语种:中文

页码: 9-12

在线出版日期: 2007-11-03（万方平台首次上网日期，不代表论文的发表时间）