BES-ⅢTOF子触发系统触发判选功能在可编程逻辑器件中的实现
升级中的北京正负电子对撞机谱仪的飞行时间计数器触发子系统，需要从前端读出电子学接收368bits快时间击中信号，按照物理实验要求的触发逻辑产生7bits触发条件信息实时发送给主触发逻辑，用以产生一级触发信号L1；并向径迹配对逻辑实时发送136bits位置信息，用以推算粒子飞行径迹；同时根据L1信号对事例进行判选、组装，向DAQ系统提供所有有效事例的数据包,以供离线分析。在该系统的研制中，我们秉持可重构的设计理念，大量使用可编程逻辑器件FPGA，增加了设计的灵活性和可靠性，减小了印刷电路板设计的复杂度，节省了PCB布板空间.本文对于主触发处理FPGA中核心触发逻辑功能的设计与实现做出了详细介绍。
正负电子对撞机谱仪 飞行时间 触发判选 可编程逻辑器件 FPGA VHDL
郑伟 刘树彬 刘序宗 安琪
中国科学技术大学近代物理系,中国科学技术大学——中国科学院高能物理研究所核探测技术与核电子学联合实验室合肥230026
国内会议
乌鲁木齐
中文
15-23
2008-07-15（万方平台首次上网日期，不代表论文的发表时间）