基于FFT的双系统捕获模块设计与实现

摘要：

本文提出了一种基于FFT的双系统伪码快速捕获模块设计方案，这种伪码快捕电路利用复用技术实现了对不同系统伪码的快速捕获，并采用并行设计使系统的运算速度大大提高。文章对快捕模块的核心模块-缓存模块和FFT/IFFT计算模块的FPGA实现进行了详细的论述。仿真和测试结果表明，基于FFT的双系统快捕电路能够快速捕获到不同系统的伪码，对多系统兼容接收机的研制有一定的参考价值。

关键词： 雷达探测 伪码捕获 信号处理 芯片设计

作者: 曾俊 常青

作者单位: 北京航空航天大学电子信息工程学院202教研室F611，100083

会议类型: 国内会议

会议名称: 全国第十二届信号与信息处理、第六届DSP应用技术联合学术会议

会议地点: 烟台

会议语种:中文

页码: 71-74

在线出版日期: 2008-07-01（万方平台首次上网日期，不代表论文的发表时间）