基于排队模型的网络处理器设计验证

摘要：

基干流量模型的测试在芯片设计尤其是网络处理器的设计验证中得到广泛应用.传统的芯片设计验证强调功能验证上的完备性,但网络处理器芯片对数据包的处理性能有苛刻要求.该文采用M/M/I排队模型评估网络处理器芯片数据包处理能力.仿真结果表明,该验证可在设计早期评估出网络处理器的设计性能,提高网络处理器的设计质量.

关键词： 网络处理器 流量模型 排队模型 设计验证 设计性能

作者: 金鑫

作者单位: 上海交通大学电子信息与电气工程学院,上海,200240;华东计算技术研究所,上海,200233

会议类型: 国内会议

会议名称: 华东计算技术研究所建所50周年庆学术交流会

会议地点: 上海

会议语种:中文

页码: 151-153

在线出版日期: 2008-09-18（万方平台首次上网日期，不代表论文的发表时间）