串行RapidIO验证模型

摘要：

片上系统设计中大量使用IP核,其验证是整个系统设计的关键.串行RapidIO(SRIO)定义了器件间的全双工串行链路,物理上每个方向使用单向差分信号,因此SRIO核的验证存在一定的难度.该文基于PCI-RapidIO桥的设计与实现,建立了SRIO的验证模型,包括功能仿真模型、硬件验证模型和互操作性验证模型,为SRIO核的验证提供了思路,并建立了SRIO的仿真环境平台和FPGA硬件验证平台.

关键词： RapidIO互连架构 硬件验证模型 PCI-RapidIO桥

作者: 谢智勇 罗明 蒋俊

作者单位: 华东计算技术研究所,上海,200233

会议类型: 国内会议

会议名称: 华东计算技术研究所建所50周年庆学术交流会

会议地点: 上海

会议语种:中文

页码: 16-18,21

在线出版日期: 2008-09-18（万方平台首次上网日期，不代表论文的发表时间）