基于FPGA锁相环的动态频率配置技术研究及应用

摘要：

本文针对FPGA中的锁相环(PLL)及其重配置技术进行了深入研究,对其进行了功能验证,并以此为基础,应用他自制的基于PCI总线的DSP处理卡,设计了动态频率配置系统,实现了实时、可变速率的A/D采样,大大提高了处理卡的灵活性.实测证明,该动态频率配置系统功能正常,适用性广.

关键词： FPGA 锁相环 动态频率配置 重配置 PCI总线 DSP处理卡 A/D采样

作者: 欧阳喜 葛临东 李润东

作者单位: 信息工程大学信息工程学院,河南,郑州,450002

会议类型: 国内会议

会议名称: 2008年通信理论与信号处理学术年会

会议地点: 郑州

会议语种:中文

页码: 505-511

在线出版日期: 2008-10-24（万方平台首次上网日期，不代表论文的发表时间）