基于ISCA算法的多级级联结构并行FIR滤波器

摘要：

基于快速迭代短卷积算法(ISCA)，实现了一种多级级联结构的新型并行FIR滤波器，在增加一定量的加法器和延迟单元等弱运算强度单元的情况下，大大减少使用的乘法器数量。对于规模越大的并行FIR，采用这种新型结构可节省越多的乘法器数量，使得该结构的并行FIR滤波器更加适合VLSI实现。

关键词： 并行FIR滤波器 迭代短卷积算法 VLSI 多级级联结构 加法器 乘法器

作者: 王成 侯卫华 李彦铭 刘明峰 于宗光

作者单位: 中国电子科技集团第五十八研究所,江苏 无锡 214035

会议类型: 国内会议

会议名称: 中国电子学会第十三届青年学术年会

会议地点: 无锡

会议语种:中文

页码: 495-500

在线出版日期: 2007-10-01（万方平台首次上网日期，不代表论文的发表时间）