一种高速低功耗全加器设计

摘要：

全加器是微处理器中的重要逻辑部件，数字信号处理器(DSP)芯片中有大量全加器，通过对全加器的优化设计可以使DSP性能得到提高，本文设计一种基于数据选择器的全加器，通过HSPICE仿真，并与其他结构的全加器进行比较，结果表明基于数据选择器的全加器在功耗与速度上比其他结构的全加器有较大提高。

关键词： 微处理器 全加器 数据选择器 数字信号处理器 数字逻辑部件

作者: 周德金 孙锋 于宗光

作者单位: 江南大学信息工程学院,江苏 无锡 214036 江南大学信息工程学院,江苏 无锡 214036;中国电子科技集团公司第五十八研究所,江苏 无锡 214035

会议类型: 国内会议

会议名称: 中国电子学会第十三届青年学术年会

会议地点: 无锡

会议语种:中文

页码: 238-242

在线出版日期: 2007-10-01（万方平台首次上网日期，不代表论文的发表时间）